Шестое поколение процессоров AMD Epyc с кодовым названием Venice станет первым продуктом для высокопроизводительных вычислений, созданным с использованием техпроцесса TSMC 2 нм (N2). Также сказано, что новая фабрика TSMC Fab 21 в Аризоне верифицировала кремний пятого поколения Epyc. Она будет частично заниматься его производством в США.
Venice, основанный на будущей микроархитектуре Zen 6 от AMD, представляет собой важную веху в дорожной карте компании для дата-центров. Он планируется к выпуску в следующем году. AMD подтвердила, что кремний уже прошёл этап tape-out и был запущен. Это означает, что CCD успешно включился и прошёл начальные тесты.
Полученные данные указывают на то, что процессоры Epyc Venice будут использовать новый сокет SP7. Он заменит платформу SP6 (LGA 4094), применяемую в процессорах Siena на базе Zen 4c. Также ходят слухи о поддержке как 12-канальной, так и 16-канальной конфигурации памяти. А ещё о более высокой скорости модулей DIMM и интерфейсе PCIe Gen 6.
Новый техпроцесс N2 станет первым в истории TSMC, использующим транзисторы типа gate-all-around (GAA) на основе нано-листов. Компания называет его самой передовой в отрасли технологией с точки зрения плотности и энергоэффективности. Якобы структура на нано-листах обеспечивает прирост производительности на 15% при том же напряжении. Или снижение энергопотребления на 24–35% по сравнению с предыдущим 3 нм техпроцессом finFET (N3).
Анонс появился вскоре после задержки серверных процессоров Intel Xeon Clearwater Forest. Они теперь ожидаются в первой половине 2026 года. Изначально они должны были выйти в этом году и базировались на техпроцессе Intel 18A.
В отличие от Clearwater Forest, клиентские процессоры Intel Panther Lake на техпроцессе 18A по-прежнему планируются к выпуску позже в этом году. Как и другие последние чипы Intel, Panther Lake использует гибридную архитектуру с производительными ядрами Cougar Cove и энергоэффективными ядрами Skymont. Также процессоры будут оснащены графикой Xe3 Celestial с поддержкой до 12 ядер Xe3.
